Secciones
Servicios
Destacamos
innova+
Martes, 16 de diciembre 2014, 13:22
Necesitas ser suscriptor para acceder a esta funcionalidad.
Compartir
Un equipo de la Universidad de Stanford ha combinado la lógica y la capacidad de memoria para construir un chip 'rascacielos', que añade una cuarta dimensión al ideal de la microelectrónica.
Las tarjetas de circuitos se presentan actualmente como ciudades de un solo piso; pero con una 'arquitectura futurista' se pueden construir capas de lógica y memoria en chips de mayor altura. Durante décadas, el mantra de la electrónica ha sido más pequeño, más rápido, más barato.
Ahora, los ingenieros de Stanford añaden una cuarta palabra: más alto. Las tarjetas de circuitos actuales son como ciudades superpobladas en las que que los chips de lógica computan y los chips de memoria almacenan los datos. Pero cuando el ordenador se emplea a fondo, los cables de conexión de la lógica y la memoria pueden quedar saturados. El enfoque de Stanford terminaría con este problema mediante la construcción de capas de lógica sobre capas de memoria para crear un chip de gran altura fuertemente interconectado.
Muchos miles de "ascensores" electrónicos en nanoescala podrían mover datos entre las capas mucho más rápido, usando menos electricidad, y sin el 'cuello de botella' de los cables propensos a la conexión lógica de un solo piso actuales.
El trabajo está dirigido por Subhasish Mitra, profesor de ingeniería eléctrica y ciencias de la computación, y Philip Wong, profesor en la Escuela de Ingeniería de Stanford. Describen su nueva arquitectura de chip de gran altura en un estudio que se presentará en el Encuentro Internacional IEEE Electron Devices esta semana en San Francisco.
Tres avances
La innovación de los investigadores aprovecha tres avances. La primera es una nueva tecnología para la creación de transistores, esas diminutas puertas que encienden y apagan la electricidad para crear ceros y unos digitales.
El segundo es un nuevo tipo de memoria de ordenador que se presta a la fabricación en varios pisos.
La tercera es una técnica para construir estas nuevas tecnologías de lógica y memoria en estructuras de gran altura en una forma radicalmente diferente de los esfuerzos anteriores para apilar chips. "Esta investigación está en una etapa temprana, pero nuestras técnicas de diseño y fabricación son escalables", dijo Mitra. "Con un mayor desarrollo de esta arquitectura, se podría dar lugar a que el rendimiento del equipo sea mucho mayor que cualquier cosa disponible en la actualidad."
Publicidad
Publicidad
Te puede interesar
La hora que separó a una madre y su hijo de morir juntos en Palencia
El Norte de Castilla
Publicidad
Publicidad
Reporta un error en esta noticia
Comentar es una ventaja exclusiva para suscriptores
¿Ya eres suscriptor?
Inicia sesiónNecesitas ser suscriptor para poder votar.